本发明提供了一种抗辐射低延迟神经网络推理加速芯片，涉及对撞机技术领域，包括以下步骤：在探测器前端部署神经网络推理加速芯片，采用流式架构，将每级流水线对应于每个主要的神经网络层，平衡有限的片上内存资源和对大尺寸输入的支持，并构建层并行、通道并行和卷积核并行；本发明提出了在探测器前端部署抗辐射、低延迟、高效的卷积神经网络推理加速芯片，来提高未来探测器硬件的智能化水平，并为此提出了基于细粒度的流式架构、细粒度的存储管理、灵活的压缩和量化，以及抗辐射数字芯片设计技术，在实现抗辐射、低延迟推理的同时，实现高吞吐量和低片上内存消耗，使下一代新型智能探测器可...
