本发明提供了一种基于FPGA高速收发器的数字脉冲发生器,包括编码器、RAM写控制器、RAM读控制器、RAM、FPGA高速收发器;所述FPGA高速收发器内配置有并行转串行模块;编码器接收数字脉冲的宽度和周期设定指令,并基于设定指令产生串行比特流;RAM写控制器将串行比特流转换为一个或多个字,更新到RAM中;编码器根据设定指令控制RAM读控制器读取RAM内的字,并将读取的字以并行数据的形式发送至并行转串行模块;FPGA高速收发器通过并行转串行模块将接收到的并行数据转换为串行数据流,并将串行数据流以高速差分信号的形式输出。本发明可以实现数字脉冲皮秒级的高精度可调。