2.56GHz低抖动CMOS集成锁相环的设计

首页 > 成果 > 详情

认领

导出

Link by 中国知网学术期刊 Link by 万方学术期刊

反馈

作者信息关键词期刊信息基础信息归属信息摘要

成果类型：

期刊论文

作者：

徐安洋;郭迪;孙向明

作者机构：

华中师范大学物理科学与技术学院硅像素实验室,湖北武汉430079

[郭迪; 徐安洋; 孙向明] 华中师范大学

语种：

中文

关键词：

集成电路;压控振荡器;锁相环;相位抖动

期刊：

电子设计工程

ISSN：

1674-6236

年：

2020

卷：

期：

页码：

188-193

DOI：

10.14022/j.issn1674-6236.2020.16.041

机构署名：

本校为第一机构

院系归属：

物理科学与技术学院

摘要：

设计了一种基于TowerJazz 180 nm CMOS工艺的低抖动集成锁相环芯片。分别从鉴频鉴相器（PFD）、电荷泵（CP）、压控振荡器（VCO）、环路滤波器（LPF）等多个环路模块分析介绍了减小输出时钟抖动的方法和具体电路实现。采用Cadence仿真软件对整个电路进行仿真,后仿真结果表明该锁相环芯片性能指标良好:工作电压1.8 V,调频范围为1.24～2.95 GHz,输出时钟中心频率为2.56 GHz,锁定时间小于2μs,相位抖动约为1.7 ps。

反馈

产权有误：本人成果被他人认领

数据有误：数据基本信息有误

归属有误：成果的院系归属、机构署名归属有误

其他原因：

验证码：

看不清楚，换一个

确定

取消

成果认领

标题：

用户	作者	通讯作者	--
	请选择	请选择	--

确定

取消

提示

该栏目需要登录且有访问权限才可以访问

如果您有访问权限，请直接登录访问

如果您没有访问权限，请联系管理员申请开通

管理员联系邮箱：yun@hnwdkj.com